|
|
E' dotato di due linee di input:
e di due in output :
che sono complementari. |
Il Latch SR è una semplicissima rete sequenziale asincrona.
Un tale circuito può essere costruito con due porte NOR come illustrato nella figura qui sotto riportata, oppure con due porte NAND.
|
|
E' dotato di due linee di input:
e di due in output :
che sono complementari. |
|
|
Dalla tabella di verità , notiamo che se S=R=0, il valore di Q rimane inalterato, cioè ci si trova in uno stato di memoria. Questa considerazione non vale se i valori precedenti di S ed R erano S=R=1 (parleremo più avanti di questa configurazione).
|
|
Impostando S=1 ed R=0, si dice che il latch viene "Settato" a 1 (cioè Q=1).
|
Impostando S=0 ed R=1, si dice che il latch viene "Resettato" a 0 (cioè Q=0).
|
Configurazione S= R=1
La configurazione di S= R=1, oltre a violare la proprietà di complementarietà di Q e Q', può portare ad una configurazione instabile. Se impostiamo Simultaneamente in Input S=R=0 si possono presentare i seguenti casi:
L'oscillazione del Latch SR può avvenire quando i valori di S ed R passano simultaneamente da S=R=1 ad S=R=0 ed inoltre la velocità delle porte NOR sono perfettamente equivalenti ed i fili del circuito hanno la stessa lunghezza (cioè perfettamente simmetrici). Se viene a mancare una delle condizioni citate, il circuito si stabilizza.
|
|
|
Il Simulatore fa vedere cambiando lo stato da S=R=1 a S=R=0, il caso in cui il Latch SR oscilla.
Istruzioni per l'installazione e l'esecuzione del programma:
Il programma è stato realizzato con la versione di java sdk 1.4.0
E' stato testato con i seguenti Sistemi Operativi:
con altri sistemi operativi non si garantisce la funzionalità.
