Esercizi sui Moduli componenti le macchine di von Neumann
Esercizio 1
(Anni precedenti)
Considerare un modulo di memoria MM costituiro da m registri di n bit
ciascuno e interfacciato con l'esterno tramite i registri MAR e MBR.
Specificare quali delle affermazioni seguenti sono vere:
(1) MM deve avere m linee d'ingresso per specificare il registro da caricare;
(2) MM deve avere m linee d'uscita per trasmettere il dato letto;
(3) L'indirizzo del registro da caricare e' specificato nel MAR;
(4) L'indirizzo del registro da leggere e' specificato mell'MBR;
(5) Il MAR e l'MBR devono avere lo stesso numero di bit;
(6) L'MBR contiene il dato letto dalla memoria MM;
(7) Si usa il MAR per dire se su MM deve avvenire una lettura o una
scrittura.
Soluzione.
Esercizio 2 (Anni Precedenti)
La seguente figura rappresenta un dettaglio del collegamento in una RAM
tra MBR e celle di memoria. In questa figura e' presente pero' un errore
che rende lo schema non rispondente ad un corretto funzionamento di una
memoria. Individuare l'errore e dire per qual motivo causa un funzionamento
scorretto
Esercizio 3 (Anni Precedenti)
Seguendo lo schema del paragrafo 6.3 del Luccio-Pagli,
descrivere dettagliatamente, a livello di porte logiche, una memoria
di 8 celle ognuna di 4 bit.
Soluzione (by S. Rapisarda).
Esercizio 4
Fare gli esercizi 22, 23, 24 del Capitolo 3 del Tanenbaum.
Soluzione del 22 (by R. Ferraro and S. Fede).
Soluzione del 24 (by S. Fede).
Soluzione del 23 (by S. Fede).
Esercizio 5 (Anni Precedenti)
Cosa bisogna modificare della figura seguente perche' questa
rappresenti un codificatore a 16 ingressi?
Disegnare, utilizzando una notazione simile a quella della figura, ma con "cerchietti" neri, un decodificatore a due ingressi.
Soluzione.
Esercizio 6
Descrivere brevemente la funzionalita' di un generico PIO
(Parallel Input/Output) chip.
Descrivere brevemente i due modi in cui un PIO chip puo' venire selezionato (cioe'
in quale modo puo' venire settato il segnale CS, Chip Select).
Esercizio 7
I segnali provenienti dalle parole di una memoria possono venire collegati ad un bus tramite
dei tri-state devices (in particolare dei noninverting buffer), come
e' fatto nell'esempio di memoria 4x3 del testo.
Descrivere come in tale esempio i 3 tri-state devices sono collegati ai segnali provenienti
dalle parole di memoria e ai segnali CS (Chip Select), RD (Read), OE (Output Enable).
Dire anche qual e' la funzione di CS, RD e OE.
Esercizio 8
Descrivere un addizionatore parallelo al miglior livello di dettaglio possibile.
L'addizionatore parallelo e' un circuito sequenziale? Perche'?
