Bisogna innanzitutto fare in modo che le uscite siano disconnesse dal Bus B se nessun segnale di controllo viene abilitato (cioè quando SMBR=SMBRU=0). Questo viene realizzato da tanti buffer tri-state quante sono le uscite e da una porta OR applicata ai segnali SMBR e SMBRU. Quindi, il segnale di controllo del buffer tri-state deve essere 0 (in modo da disconnettere le uscite) quando SMBR=SMBRU=0.

Una volta risolto questo problema bisogna fare in modo che: se SMBR è attivo, i bit da U9 a U32 siano uguali al bit A8
                                                                                           se SMBRU è attivo, i bit da U9 a U32 siano uguali a 0.
Questo si realizza tramite un selettore che, in ingresso ha il bit A8 e 0 e, in uscita ha il bit U9 che viene ricopiato in tutti i bit successivi fino a U32. Naturalmente questo selettore va pilotato da una linea che abbia la seguente tabella di verità:
 

SMBR	SMBRU	S
0	0	X
0	1	1
1	0	0
1	1	X

L'uscita corrispondente a SMBR=SMBRU=0 è non specificata perchè in questo caso le uscite sono disconnesse dal Bus B tramite il circuito descritto precedentemente.
Anche l'uscita corrispondente a SMBR=SMBRU=0 è non specificata perchè questo è un caso che non si dovrebbe mai verificare.
Semplificando tramite mappa di Carnaugh si ottiene:

Sarà quindi SMBRU a pilotare il selettore.
Il circuito finale è il seguente: