1. Si consideri un codice IJVM che corrisponde alla traduzione di un metodo JAVA,
    e che contenga l'istruzione

    IINC -7 -1

    E' possibile questa cosa?

    A. Si, certo.
    B. No, poiché IINC deve avere come primo argomento un numero rappresentabile in
          complemento a due con due byte, e quindi molto più grande, in valore assoluto, di 7.
    C. Ma quando mai! IINC lavora su elementi dello Stack identificabili da numeri positivi.
    D. No, poiché la ALU non può eseguire la somma di due numeri negativi.

2. Nell'Hardware dell'architettura Mic-2 sono presenti due registri MBR1 e MBR2.
    Nel Mic-1 invece c'è solo MBR. Questa particolarità fa sì che ci debbano essere
    in Mic-2 anche due registri MAR, MAR1 e MAR2. Perché?

    A. Ma che assurdità andiamo scrivendo? In Mic-2 c'è un unico MAR, non ci sono assolutamente
           due registri MAR1 e MAR2.
    B. Perché in MBR1 e MBR2 ci finiscono uno o due byte, rispettivamente, che possono venir letti
           dalla Method Area. Per poter eseguire la lettura di un byte occorre inserire il suo indirizzo in 
           MAR1,  mentre in MAR2 si mette l'indirizzo del primo dei due byte quando appunto se ne
           vogliano leggere due.
    C. Quanto scritto é scorretto, anche in Mic-2 c'è un unico MBR, e quindi un unico MAR.
    D. Perché per poter leggere sia nella memoria a otto bit che in quella a trentadue bit, occorre
           avere la possibilità di specificare due indirizzi: MAR1 serve a leggere nella memoria a otto bit,
            mentre MAR2 in quella a trentadue bit.

3. Nell'Hardware del Mic-4 sono presenti quattro registri MIR che memorizzano microistruzioni
    (MIR1, MIR2, MIR3 e MIR4). Sono quattro perché

    A. Ognuno guida una fase differente delle ultime quattro della pipeline del Mic-4.
    B. Poiché, nel passaggio da Mic-3, che conteneva tre MIR (MIR1, MIR2 e MIR3), al Mic-4, l'unica differenza
           è appunto la presenza di un ulteriore registro MIR per la velocizzazione della pipeline.
    C. Non potendo accorciare ulteriormente il ciclo di clock, si accorcia il tempo dedicato alla fase di decodifica
         delle istruzioni IJVM, che dipende appunto, in modo inversamente proporzionale, dal numero di registri MIR
          presenti nella macchina.
    D. Assurdità. In ogni Hardware che implementa un Data Path é sempre presente un unico
           Micro Instruction Register (MIR), e lo stesso vale per Mic-4.