1. Supponiamo di avere un metodo JAVA con due argomenti e quattro variabili locali
    e che contenga l'istruzione j = k+1, dove k é la quarta variabile locale.
    Se traducessimo in IJVM il metodo JAVA, tra le istruzioni che traducono
    l'assegnamento j = k+1 ci potrebbe essere la seguente?

    ILOAD 9 

    A. Si, poiché agli argomenti va aggiunto anche l'objref. Inoltre, se si tiene conto che sullo Stack
           ci sono memorizzati il vecchio  PC e il vecchio LV, le variabili e gli argomenti sono
           memorizzati dalle posizioni dalla 3 alla 9.
    B. Si, poiché per assegnare a k il valore 9, bisogna prima porlo sullo Stack.
    C. No, poiché la variabile k è realizzata sullo Stack dall'elemento in posizione 6.
    D. No, poiché ILOAD 9 non é un'istruzione IJVM corretta, infatti l'argomento di ILOAD deve
           essere un numero rappresentabile con due byte.

2. Nel microinterprete Mic-2 la prima microistruzione, quella che permette di saltare al
   microcodice che implementa l'istruzione IJVM da eseguire, e' la seguente:

    goto(MBR1)

    Manca la parte "PC=PC+1; fetch" che era presente nel microinterprete Mic-1.
    Perché?

    A. In realtà quanto detto all'inizio é scorretto, la prima microistruzione di Mic-2 é
           PC=PC+1; goto(MBR1). Quella che manca é solo la parte "fetch", eseguita
           automaticamente dalla IFU.
     B. Quanto detto é scorretto, il salto al microcodice che implementa l'istruzione IJVM da eseguire
          é eseguito dalla IFU in modo indipendente.
    C. Perché la prima microistruzione di Mic-2 implementa anche l'istruzione IJVM NOP, e quindi
          l'incremento del PC ed il fetch viene eseguito successivamente.
    D. Poiché l'incremento del PC e l'estrazione dei byte dalla method area viene realizzato dall'IFU
          e non dal codice Mic-2.

3. Le differenze tra l'Hardware Mic-3 e Mic-2 sono:

    A. La presenza di una IFU realizzata in pipeline.
    B. La presenza di un Bus in più, il Bus A.
    C. La presenza di tre registri in più (A, B e C) e un ciclo di clock più corto.
    D. La presenza di due registri in più: MBR1 e MBR2 e un ciclo di clock più lungo.
    E. Non ci sono differenze nell'Hardware, le uniche differenze sono nel codice
         del microinterprete.