Architettura Degli Elaboratori
Corso (A-L)
- Test in Itinere n. 6 -
Nome e Cognome: ______________________________________________________________
Matricola: _____________________________
1. Si consideri l'istruzione Mic1:
TOS=SP+1; if (N) goto L1; else goto L1; rd
Tale istruzione :
A: non ha senso, non si può fare una lettura (rd) se l'istruzione non contiene un assegnamento al registro MAR ;
B: non ha senso, non si può fare una lettura (rd) se l'istruzione non contiene un assegnamento al registro MDR ;
C: è scorretta. Non si può avere la stessa etichetta nei due rami di un salto condizionato ;
D: è scorretta. Non si può assegnare un valore alla variabile TOS, poiché TOS non è una variabile destinazione e quindi non può comparire a sinistra di "=" ;
E: E' troooooppo giusta!! ;
2. Solamente uno dei seguenti segmenti di codice ha come effetto della sua esecuzione quello di incrementare di 1 il contenuto della parola di memoria (la memoria a 32 bit) di indirizzo 1 ( M[1] <-- M[1]+1 ):
A: MAR=1; if (N) goto L1; else goto L2; rd
L2 MDR=MDR+1;wr
B: MAR=1; if (N) goto L1; else goto L2; rd
L2 MDR=MDR+1;wr
L1
C: Ma che cavolo dice il professore! Nessuno dei segmenti di codice proposti ha l'effetto indicato ;
D: MDR=MAR=1; goto L1; rd
L1 wr
E: MDR=MAR=1; goto L1; rd
L1 wr
F: MAR=1; rd
MAR=MAR+1
MDR=MDR+1;wr
3. Considerate il seguente programmino Mic-1:
PC=MDR=1; fetch
TOS=1; if (Z) goto L1; else goto L2
L1 TOS=MDR; goto L4
L2 TOS=MBR; goto L4
L4
Quando verrā eseguita l'istruzione con etichetta L4, in TOS ci sarā:
A: Il valore 1 ;
B: Il valore contenuto nella locazione di indirizzo 1 della memoria a 32 bit ;
C: Il valore contenuto nella locazione di indirizzo 1 della memoria a 8 bit ;
D: Il valore contenuto nella locazione di indirizzo 0 della memoria a 32 bit ;
E: Nessun valore ;
F: Il valore 0 ;
G: Il valore contenuto nella locazione di indirizzo 0 della memoria a 8 bit ;
4. Nell'Hardware che implementa il linguaggio Mic-1, il registro MPC:
A. è logicamente parte della componente Interprete della Macchina astratta associata a Mic-1 ;
B. non fa parte di nessuna componente della macchina astratta Mic-1 ;
C. è logicamente parte della componente Controllo di Sequenza ;
D. è logicamente parte della componente Controllo Trasferimento Dati ;
E. è un algoritmo della macchina astratta Mic1 ;
5. Nel Data Path dell'architettura del Mic-1 il registro MBR è indicato più o meno, nel seguente modo:
| |
- - - - - - - ---- ==> | |
: MBR -> | | ==> | |
- - - - - - - ---- ==> | |
^ ^
| |
| |
Perché sono indicati tre collegamenti al Bus B? Perché ha tre segnali di controllo (le frecce piccole)?
A. I tre collegamenti in realtà non sono tutti sul Bus B. Due sono sul Bus B
(per immettere il valore di MBR senza segno o con segno), ed uno è un collegamento da MBR
verso la memoria per permettere la scrittura in memoria del valore di MBR. Le frecce servono, due
per decidere se immettere sul Bus B il valore di MBR con o senza segno, e la terza per scrivere su
MBR dal Bus C ;
B. I tre collegamenti sono per immettere sul Bus B, rispettivamente, il valore di MBR
senza segno, il valore di MBR con segno ed il valore di MBR cambiato di segno. I tre segnali di
controllo servono per far eseguire una delle tre opzioni ;
C. Quarantaquattro gatti in fila per sei col resto di due, si unirono compatti in fila
per sei col resto di due; coi baffi allineati, in fila per sei col resto di due. Sei per sette
quarantadue, più due quarantaquattro ;
D. In realtà il disegno e' fatto male. Non ci sono tre collegamenti da MBR al Bus ;
E. In realta' il disegno e' fatto male. La freccia piccola a destra di MBR serve per
l'abilitazione alla scrittura, mentre le le freccie piccole inferiori debbono essere tre e non due.
Una per ogni collegamento di MBR al bus B ;
----------------
N.B.: Fra quelle proposte la risposta esatta č solo una !!!