1

Si assuma che tutte le operazioni di accesso a memoria siano completate in un ciclo di clock in un processore che ha un clock a 1 GHz. Qual e' la frequenza delle operazioni di accesso alla memoria se le istruzioni Load e Store costituiscono il 20%del conteggio dinamico delle istruzioni in un programma? (Il conteggio dinamico e' il numero di esecuzioni di istruzioni, che include l'effetto di cicli, il quale puo' far si' che alcune istruzioni siano eseguite piu' di una volta.) Si assuma che tutte le istruzioni siano eseguite in 5 cicli di clock.

Sbagliato,Vi e' un accesso in memoria per prelevare ciascuna istruzione. Quindi il 20% delle istruzioni hanno un secondo accesso in memoria per leggere o scrivere un operando in memoria. In media, ogni istruzione ha 1,2 accessi in memoria ogni 5 cicli di clock. Quindi la frequenza di accessi in memoria e' (1,2/5) *10^9, o 240 milioni di accessi al secondo.

Giusto,Vi e' un accesso in memoria per prelevare ciascuna istruzione. Quindi il 20% delle istruzioni hanno un secondo accesso in memoria per leggere o scrivere un operando in memoria. In media, ogni istruzione ha 1,2 accessi in memoria ogni 5 cicli di clock. Quindi la frequenza di accessi in memoria e' (1,2/5) *10^9, o 240 milioni di accessi al secondo.